# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11-111990

(43) Date of publication of application: 23.04.1999

(51) Int. CI.

H01L 29/786 H01L 21/318

H01L 21/336

(21) Application number: 09-266706

(71) Applicant: SANYO ELECTRIC CO LTD

(22) Date of filing:

30, 09, 1997

NAKANISHI SHIRO (72) Inventor:


ODA NOBUHIKO

(54) THIN-FILM TRANSISTOR AND METHOD FOR MANUFACTURING THIN-FILM TRANSISTOR

(57) Abstract:

PROBLEM TO BE SOLVED: To improve a shape of a contact hole provide at an inter-layer insulating film of a thinfilm transistor.

SOLUTION: On a transparent substrate 21 where a gate electrode 22 is provided, a silicon nitride film 23 and a silicon oxide film 24, which are to be a gate insulating film 3 are laminated. Furthermore, a polycrystalline silicon film 25 which is to be an active region, a semiconductor film are laminated. A stopper 26 is provided on the polycrystalline silicon film 25 corresponding to the gate electrode 22, and a silicon oxide film 27, a silicon nitride film 28, and a silicon oxide film 29 are so laminated, as an inter-layer insulating film, as to cover the stopper 26. A contact hole 30 is so formed, at the inter-layer insulating film. as to correspond to a source region 25s and a drain region 25d, and a source electrode 31s and drain electrode 31d are provided through the contact hole 30.



LEGAL STATUS

[Date of request for examination]

30.03.2000

[Date of sending the examiner's decision of

19.03.2002

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

2002-06838

of rejection

[Date of requesting appeal against examiner's

18. 04. 2002

decision of rejection]

[Date of extinction of right]

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平11-111990

(43)公開日 平成11年(1999) 4月23日


(51) Int.Cl. <sup>6</sup>	識別記号	FΙ					
H01L 29/7		H01L 2	9/78	617	U		
21/318		21/318 C					
21/336		2	617K				
		6 2 7 A					
	ŕ			6 2 7 Z			
		審査請求	未請求	請求項の数6	OL	(全 8 頁)	
(21)出願番号	<b>特願平</b> 9-266706	(71)出顧人	000001889				
			三洋電機株式会社				
(22) 出願日	平成9年(1997)9月30日		大阪府	守口市京阪本通:	2丁目5:	番5号	
		(72)発明者	中西 5	史朗			
			大阪府守	于口市京阪本通:	2丁目5	番5号 三	
			洋電機構	朱式会社内			
		(72)発明者	小田 信	<b>多</b>			
			大阪府等	守口市京阪本通:	2丁目5	番5号 三	
			洋電機材	朱式会社内			
		(74)代理人	弁理士	安富 耕二	(外1名)	)	
		1					

# 

# (57)【要約】

【課題】 薄膜トランジスタの層間絶縁膜に設けるコンタクトホールの形状を改善する。

【解決手段】 ゲート電極22が配置された透明基板21上に、ゲート絶縁膜となる窒化シリコン膜23及び酸化シリコン膜24が積層され、さらに、活性領域となる半導体膜としての多結晶シリコン膜25が積層される。ゲート電極22に対応する多結晶シリコン膜25上に、ストッパ26が配置され、このストッパ26を被うように、酸化シリコン膜27、窒化シリコン膜28及び酸化シリコン膜29が層間絶縁膜として積層される。ソース領域25s及びドレイン領域25dに対応して層間絶縁膜にコンタクトホール30が形成され、このコンタクトホール30を通してソース電極31s及びドレイン電極31dが配置される。



#### 【特許請求の範囲】

【請求項1】 基板と、前記基板の一主面上に配置されたゲート電極と、前記基板上に前記ゲート電極を被って積層されるゲート絶縁膜と、前記ゲート絶縁膜上に積層される層間絶縁膜と、前記層間絶縁膜を貫通して前記半導体膜に接続される電極と、を有し、前記層間絶縁膜は、窒化シリコン膜及びこの窒化シリコン膜を挟む第1及び第2の酸化シリコン膜を含むことを特徴とする薄膜トランジスタ。 【請求項2】 基板と 前記基板の一支面とに静屋される

【請求項2】 基板と、前記基板の一主面上に積層され 10 る半導体膜と、前記半導体膜上に積層されるゲート絶縁膜と、前記ゲート絶縁膜上に前記半導体膜と交差して配置されるゲート電極と、前記ゲート絶縁膜上に前記ゲート電極を被って積層される層間絶縁膜と、前記ゲート絶縁膜及び前記層間絶縁膜を貫通して前記半導体膜に接続される電極と、を有し、前記層間絶縁膜は、窒化シリコン膜及びこの窒化シリコン膜を挟む第1及び第2の酸化シリコン膜を含むことを特徴とする薄膜トランジスタ。

【請求項3】 基板の一主面上にゲート電極を形成する第1の工程と、前記基板上に前記ゲート電極を被ってゲート絶縁膜を積層し、このゲート絶縁膜上に半導体膜を積層する第2の工程と、前記半導体膜上に層間絶縁膜を積層する第3の工程と、前記層間絶縁膜を貫通して前記半導体膜に達するコンタクトホールを形成する第4の工程と、前記コンタクトホールを通して前記半導体膜に接続される電極を形成する第5の工程と、を有し、前記第3の工程は、前記半導体膜上に、第1の酸化シリコン膜、窒化シリコン膜及び第2の酸化シリコン膜を順次積層し、前記第5の工程は、前記層間絶縁膜を表面から前記半導体膜に達するまで連続して等方的にエッチングすることを特徴とする薄膜トランジスタの製造方法。

【請求項4】 前記層間絶縁膜を前記半導体膜と共に加熱して前記層間絶縁膜に含まれる水素イオンを前記半導体膜内に導入する工程を前記第3の工程以降に有することを特徴とする請求項3に記載の薄膜トランジスタの製造方法。

【請求項5】 基板の一主面上に半導体膜を積層する第1の工程と、前記半導体膜上にゲート絶縁膜を積層し、このゲート絶縁膜上にゲート電極を形成する第2の工程と、前記ゲート絶縁膜上に前記ゲート電極を被って層間絶縁膜を積層する第3の工程と、前記ゲート絶縁及び前記層間絶縁膜を貫通して前記半導体膜に達するコンタクトホールを形成する第4の工程と、前記コンタクトホールを通して前記半導体膜に接続される電極を形成する第5の工程と、を有し、前記第3の工程は、前記半導体膜上に、第1の酸化シリコン膜、窒化シリコン膜及び第2の酸化シリコン膜を順次積層し、前記第4の工程は、前記層間絶縁膜を表面から前記半導体膜に達するまで連続して等方的にエッチングすることを特徴とする薄膜トランジスタの製造方法。

【請求項6】 前記層間絶縁膜を前記半導体膜と共に加熱して前記層間絶縁膜に含まれる水素イオンを前記半導体膜内に導入する工程を前記第3の工程以降に有することを特徴とする請求項8に記載の薄膜トランジスタの製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、アクティブマトリクス方式の表示パネルの画素表示用スイッチング素子に 適した薄膜トランジスタに関する。

[0002]

【従来の技術】図7は、ボトムゲート型の薄膜トランジスタの構造を示す断面図である。絶縁性の透明基板1の表面に、タングステンやクロム等の高融点金属からなるゲート電極2が配置される。このゲート電極2は、両端部が透明基板1側で広くなるテーパー形状を成す。ゲート電極2が配置された透明基板1上には、窒化シリコン膜3を介して酸化シリコン膜4が積層される。窒化シリコン膜3は、透明基板1に含まれる不純物が後述する活性領域に浸入するのを阻止し、酸化シリコン膜4は、ゲート絶縁膜として働く。酸化シリコン膜4上には、ゲート電極2を横断して多結晶シリコン膜5が積層される。この多結晶シリコン膜5が、薄膜トランジスタの活性領域となる。

【0003】多結晶シリコン膜5上には、酸化シリコン等の絶縁材料からなるストッパ6が配置される。このストッパ6に被われた多結晶シリコン膜5がチャネル領域5cとなり、その他の多結晶シリコン膜5がソース領域5s及びドレイン領域5dとなる。ストッパ6が形成された多結晶シリコン膜5上には、酸化シリコン膜7及び窒化シリコン膜8が積層される。この酸化シリコン膜7及び窒化シリコン膜8は、ソース領域5s及びドレイン領域5dを含む多結晶シリコン膜5を保護する層間絶縁膜となる。

【0004】ソース領域5s及びドレイン領域5d上の酸化シリコン膜7及び窒化シリコン膜8の所定箇所には、コンタクトホール9が形成される。このコンタクトホール9部分に、ソース領域5s及びドレイン領域5dに接続されるソース電極10s及びドレイン電極10dが配置される。ソース電極10s及びドレイン電極10dが配置された窒化シリコン膜8上には、可視光に対して透明なアクリル樹脂層11は、ゲート電極2やストッパ6により生じる凹凸を埋めて表面を平坦化する。

【0005】ソース電極10s上のアクリル樹脂層11には、コンタクトホール12が形成される。そして、このコンタクトホール12を通してソース電極10sに接続されるITO(酸化インジウムすず)等からなる透明電極13が、アクリル樹脂層11上に広がるように配置される。この透明電極13が、液晶表示パネルの表示電

極を構成する。

【0006】以上の薄膜トランジスタは、表示電極と共 に透明基板1上に複数個が行列配置され、ゲート電極2 に印加される走査制御信号に応答して、ドレイン電極1 0 dに供給される映像情報を表示電極にそれぞれ印加す る。ところで、多結晶シリコン膜5は、薄膜トランジス タの活性領域として機能するように、結晶粒径が十分な 大きさに形成される。多結晶シリコン膜5の結晶粒径を 大きく形成する方法としては、エキシマレーザーを用い たレーザーアニール法が知られている。このレーザーア ニール法は、ゲート絶縁膜となる酸化シリコン膜4上に 非晶質状態のシリコンを積層し、先ず、低温の熱処理に よって非晶質シリコン膜に含まれる水素を膜外へ排出し た後、そのシリコンにエキシマレーザーを照射してシリ コンを一旦融解させることにより、シリコンを結晶化さ せるものである。このようなレーザーアニール法を用い れば、透明基板1上で高温となる部分が局所的であるた め、透明基板1として融点の低いガラス基板を採用でき るようになる。

#### [0007]

【発明が解決しようとする課題】レーザーアニール法によって結晶化された多結晶シリコン膜5は、結晶欠陥が多いため、膜内を移動する電子が捕捉され易く、トランジスタの活性領域とするには好ましくない。そこで、一旦形成した多結晶シリコン膜5上に、水素イオンを多量に含む絶縁膜を形成し、その絶縁膜と共に熱処理することによって結晶欠陥を水素イオンで埋めるようにしている。

【0008】水素イオンを多量に含む絶縁膜としては、窒化シリコン膜が知られている。プラズマCVD法により成膜された窒化シリコン膜の水素イオン濃度は、通常10^22/cm^3(^はべき乗を表す)程度であり、同じプラズマCVD法により形成された酸化シリコン膜の水素イオン濃度(10^20/cm^3)と比較して2桁程度多くなっている。このような窒化シリコン膜は、活性領域上に直接形成すると、トランジスタ特性を劣化させるため、活性領域と窒化シリコン膜との間には、図7に示すように、酸化シリコン膜が形成される。

【0009】しかしながら、酸化シリコン膜7上に窒化シリコン膜8を重ねた層間絶縁膜においては、フッ酸系のエッチング液を用いたエッチングによるコンタクトホール9の形成の際、エッチングレートの差によってコンタクトホール9が底面側で広くなるという問題が生じる。即ち、フッ酸系のエッチング液に対する酸化シリコン膜7のエッチングレートが、窒化シリコン膜8に比べて速いため、コンタクトホール9は、図8に示すように、酸化シリコン膜7部分で窒化シリコン膜8部分よりも広くなる。従って、そのコンタクトホール9部分に形成されるソース電極10sあるいはドレイン電極10dの断線が生じ易くなり、コンタクト不良を招くことにな

る。

【0010】そこで、本発明は、層間絶縁膜に形成するコンタクトホールの形状を改善することを目的とする。 【0011】

【課題を解決するための手段】本発明の薄膜トランジスタは、基板と、前記基板の一主面上に配置されたゲート電極と、前記基板上に前記ゲート電極を被って積層されるゲート絶縁膜と、前記ゲート絶縁膜上に積層される半導体膜と、前記半導体膜上に積層される層間絶縁膜と、前記層間絶縁膜を貫通して前記半導体膜に接続される電極と、を有し、前記層間絶縁膜は、窒化シリコン膜及びこの窒化シリコン膜を挟む第1及び第2の酸化シリコン膜を含むことを特徴としている。

【0012】さらに、本発明の薄膜トランジスタは、基板と、前記基板の一主面上に積層される半導体膜と、前記半導体膜上に積層されるゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極を被って積極と、前記ゲート絶縁膜上に前記ゲート電極を被って積層される層間絶縁膜と、前記層間絶縁膜を貫通して前記半導体膜に接続される電極と、を有し、前記層間絶縁膜は、窒化シリコン膜及びこの窒化シリコン膜を挟む第1及び第2の酸化シリコン膜を含むことを特徴としている。

【0013】そして、本発明の薄膜トランジスタの製造方法は、基板の一主面上にゲート電極を形成する第1の工程と、前記基板上に前記ゲート電極を被ってゲート絶縁膜を積層し、このゲート絶縁膜上に半導体膜を積層する第2の工程と、前記半導体膜上に層間絶縁膜を積層する第3の工程と、前記層間絶縁膜を貫通して前記半導体膜に達するコンタクトホールを形成する第4の工程と、前記コンタクトホールを通して前記半導体膜に接続される電極を形成する第5の工程と、を有し、前記第3の工程は、前記半導体膜上に、第1の酸化シリコン膜、窒化シリコン膜及び第2の酸化シリコン膜を順次積層し、前記第5の工程は、前記層間絶縁膜を表面から前記半導体膜に達するまで連続して等方的にエッチングすることを特徴としている。

【0014】さらに、本発明の薄膜トランジスタの製造方法は、基板の一主面上に半導体膜を積層する第1の工程と、前記半導体膜上にゲート絶縁膜を積層し、このゲート絶縁膜上にゲート電極を形成する第2の工程と、前記ゲート絶縁膜上に前記ゲート電極を被って層間絶縁膜を積層する第3の工程と、前記層間絶縁膜を貫通して前記半導体膜に達するコンタクトホールを形成する第4の工程と、前記コンタクトホールを通して前記半導体膜に接続される電極を形成する第5の工程と、を有し、前記第3の工程は、前記半導体膜上に、第1の酸化シリコン膜、窒化シリコン膜及び第2の酸化シリコン膜を順次積層し、前記第4の工程は、前記層間絶縁膜を表面から前配半導体膜に達するまで連続して等方的にエッチングす

ることを特徴としている。

【0015】本発明によれば、コンタクトホールを形成するエッチングの際、最上層に窒化シリコン膜に比べてエッチングレートの速い酸化シリコン膜があるため、上層側からのエッチングが支配的となる。このため、窒化シリコン膜自体の形状が上層側に向かって広がるテーパー形状となり、電極形成においてステップカバレージの良好なコンタクトホールが形成される。

#### [0016]

【発明の実施の形態】図1は、本発明の薄膜トランジスタの第1の実施形態を示す断面図である。この図において、透明基板21、ゲート電極22、窒化シリコン膜23、酸化シリコン膜24及び多結晶シリコン膜25は、図7に示す薄膜トランジスタの透明基板1、ゲート電極2、窒化シリコン膜3、酸化シリコン膜4及び多結晶シリコン膜5と同一である。

【0017】透明基板21の表面にゲート電極22が配 置され、このゲート電極22を被って、ゲート絶縁膜と しての窒化シリコン膜23及び酸化シリコン膜24が積 層される。そして、酸化シリコン膜24上に、活性領域 20 となる半導体膜としての多結晶シリコン膜25が積層さ れる。多結晶シリコン膜25上には、酸化シリコンから なるストッパ26が配置される。このストッパ26に被 われた多結晶シリコン膜25がチャネル領域25cとな り、その他の多結晶シリコン膜25がソース領域25 s 及びドレイン領域25dとなる。ストッパ26が形成さ れた多結晶シリコン膜25上には、多結晶シリコン膜2 5と接しても悪影響の少ない酸化シリコン膜27が積層 される。そして、その酸化シリコン膜27上に、酸化シ リコン膜27よりも多量の水素イオンを含み、水素イオ ンの主な供給源となる窒化シリコン膜28が積層され る。さらに、窒化シリコン膜28上に、酸化シリコン膜 29が積層される。これらの酸化シリコン膜27、窒化 シリコン膜28及び酸化シリコン膜29により、多結晶 シリコン膜25を保護する層間絶縁膜が形成される。

【0018】酸化シリコン膜27、窒化シリコン膜28 及び酸化シリコン膜29の3層からなる層間絶縁膜には、多結晶シリコン膜25に達するコンタクトホール30部分に、ソース領域25s及びドレイン領域25dに接続40されるソース電極31s及びドレイン電極31dが配置される。また、層間絶縁膜上には、ソース電極31s及びドレイン電極31dを被って表面を平坦にするアクリル樹脂層32が積層される。さらに、アクリル樹脂層32にソース電極31sに達するコンタクトホール33が設けられ、ソース電極31sに接続される透明電極34が、アクリル樹脂層32上に広がるように配置される。このソース電極31s、ドレイン電極31d及び透明電極34は、図7に示す薄膜トランジスタのソース電極10s、ドレイン電極10d及び透明電極13と同一であ50 る。

【0019】以上の薄膜トランジスタにおいては、層間絶縁膜が、窒化シリコン膜28と、この窒化シリコン膜28よりもフッ酸系のエッチング液に対するエッチングレートの速い酸化シリコン膜27、29により形成されている。このため、フッ酸系のエッチング液を用いたエッチングによってコンタクトホール30を形成した場合、コンタクトホール30の広さは、図2に示すように、酸化シリコン膜27部分と窒化シリコン膜28部分とで差が小さくなる。従って、コンタクトホール30を通して形成されるソース電極31sあるいはドレイン電極31dのコンタクト不良を防止できる。

【0020】図3は、本発明の薄膜トランジスタの第2の実施形態を示す断面図である。この図においては、トップゲート型を示している。絶縁性の透明基板41の表面に、窒化シリコン膜42及び酸化シリコン膜43が積層される。窒化シリコン膜42は、透明基板41に含まれるナトリウム等の不純物イオンの析出を防止し、酸化シリコン膜43は、活性領域となる多結晶シリコン膜44の積層を可能にする。酸化シリコン膜43上の所定の領域に、薄膜トランジスタの活性領域となる半導体膜としての多結晶シリコン膜44が積層される。

【0021】多結晶シリコン膜44が積層された酸化シ リコン膜43上に、ゲート絶縁膜となる酸化シリコン膜 45が積層される。そして、酸化シリコン膜45上に、 タングステンやクロム等の高融点金属からなるゲート電 極46が配置される。このゲート電極46は、多結晶シ リコン膜44の延在する方向に交差して配置される。こ のゲート電極46に被われた多結晶シリコン膜44がチ ャネル領域44cとなり、その他の多結晶シリコン膜4 4がソース領域 4 4 s 及びドレイン領域 4 4 d となる。 【0022】ゲート電極46が配置された酸化シリコン 膜45上に、酸化シリコン膜47が積層される。そし て、酸化シリコン膜47上に窒化シリコン膜48が積層 され、さらに、窒化シリコン膜48上に酸化シリコン膜 49が積層される。この酸化シリコン膜47、窒化シリ コン膜48及び酸化シリコン膜49により、多結晶シリ コン膜44を保護する層間絶縁膜が形成される。

【0023】層間絶縁膜には、多結晶シリコン膜44に達するコンタクトホール50が設けられ、ソース領域45 s及びドレイン領域45 dに接続されるソース電極51 s及びドレイン電極51 dが配置される。そして、層間絶縁膜上に、ソース電極51 s及びドレイン電極51 dを被って表面を平坦にするアクリル樹脂層52 が積層される。さらに、アクリル樹脂層52 にソース電極51 sに達するコンタクトホール53が設けられ、ソース電極51 sに接続される透明電極54が、アクリル樹脂層52上に広がるように配置される。このソース電極51 s、ドレイン電極51 d及び透明電極54は、ボトムゲート型の場合と同一である。

【0024】以上の薄膜トランジスタにおいても、フッ酸系のエッチング液を用いたエッチングによってコンタクトホール50を形成した場合、コンタクトホール50の広さは、トップゲート型の場合(図2)と同様に、酸化シリコン膜47部分と窒化シリコン膜48部分とで差が小さくなる。図4(a)~(c)及び図5(d)~(f)は、第1の実施形態に係る薄膜トランジスタの製造方法を説明する工程別の断面図である。これらの図においては、図1と同一部分を示している。

#### (a) 第1工程

絶縁性の透明基板21上に、クロムやモリブデン等の高融点金属をスパッタ法により1000Åの膜厚に積層し、高融点金属膜35を形成する。この高融点金属膜35を所定の形状にパターニングし、ゲート電極22を形成する。このパターニング処理では、テーパーエッチングによって、ゲート電極22の両端部が透明基板21側で広くなるようなテーパー形状に形成される。

#### (b) 第2工程

透明基板 21 上に、プラズマC V D 法により窒化シリコンを 500 Å以上の膜厚に積層し、連続して、酸化シリコンを 1300 Å以上の膜厚に積層する。これにより、透明基板 21 からの不純物イオンの析出を阻止する窒化シリコン膜 23 及びゲート絶縁膜となる酸化シリコン膜 24 が形成される。そして、酸化シリコン膜 23 上に、同じくプラズマC V D 法によりシリコンを 400 Åの膜厚に積層し、非晶質のシリコン膜 25 'を形成する。そして、430  $\bigcirc$  程度で 1 時間以上熱処理してシリコン膜 25 '中の水素を膜外へ排出し、水素濃度を 1%以下にした後、エキシマレーザーをシリコン膜 25 'に照射し、非晶質状態のシリコンが融解するまで加熱する。これにより、シリコンが結晶化し、多結晶シリコン膜 25 となる。

## (c)第3工程

多結晶シリコン膜25上に酸化シリコンを1000Åの膜厚に積層し、酸化シリコン膜35を形成する。そして、この酸化シリコン膜35をゲート電極22の形状に合わせてパターニングし、ゲート電極22に重なるストッパ26を形成する。このストッパ26の形成においては、酸化シリコン膜35を被ってレジスト層を形成し、そのレジスト層を透明基板側からゲート電極22をマス40クとして露光することにより、マスクずれをなくすことができる。

#### (d)第4工程

ストッパ26が形成された多結晶シリコン膜25に対し、形成すべきトランジスタのタイプに対応するP型あるいはN型のイオンを注入する。即ち、Pチャネル型のトランジスタを形成する場合には、ボロン等のP型イオンを注入し、Nチャネル型のトランジスタを形成する場合には、リン等のN型イオンを注入する。この注入により、ストッパ26で被われた領域を除いて多結晶シリコ

ン膜25にP型あるいはN型の導電性を示す領域が形成される。これらの領域が、ストッパ26の両側でソース領域25s及びドレイン領域25dとなる。

#### (e)第5工程

ソース領域25s及びドレイン領域25dが形成された 多結晶シリコン膜25にエキシマレーザーを照射し、シリコンが融解しない程度に加熱する。これにより、ソース領域25s及びドレイン領域25d内の不純物イオンが活性化される。そして、ストッパ26(ゲート電極22)の両側に所定の幅を残して多結晶シリコン膜25を 島状にパターニングし、トランジスタを分離独立させる。

#### (f)第6工程

多結晶シリコン膜25上にプラズマCVD法により酸化シリコンを1000Åの膜厚に積層し、連続して、窒化シリコンを3000Åの膜厚、酸化シリコンを500Åの膜厚に順次積層する。これにより、酸化シリコン膜27、窒化シリコン膜28及び酸化シリコン層29の3層からなる層間絶縁膜が形成される。

【0025】層間絶縁膜を形成した後、窒素雰囲気中で加熱し、窒化シリコン膜28内に含まれる水素イオンを多結晶シリコン膜25へ導入する。この加熱処理の温度は、水素イオンの移動が十分であり、透明基板21が損傷を受けない範囲とする必要があり、350~450℃の範囲が適当である。窒化シリコン膜28内に含まれる水素イオンは、窒化シリコン膜28の膜厚に応じて薄く形成された酸化シリコン膜27を通して多結晶シリコン膜25へ導入されるため、多結晶シリコン膜25で必要な量が確実に供給される。これにより、多結晶シリコン膜25内の結晶欠陥が水素イオンで埋められる。

【0026】水素イオンによる多結晶シリコン膜25内の結晶欠陥の補充が完了した後には、ソース領域25s及びドレイン領域25dに対応して、層間絶縁膜を貫通するコンタクトホール30を形成し、このコンタクトホール30部分に、アルミニウム等の金属からなるソース電極31s及びドレイン電極31dを形成する。このソース電極31s及びドレイン電極31dの形成は、例えば、コンタクトホール30が形成された層間絶縁膜上にスパッタリングしたアルミニウムをパターニングすることで形成される。

【0027】続いて、ソース電極31s及びドレイン電極31dが形成された層間絶縁膜上にアクリル樹脂溶液を塗布し、焼成してアクリル樹脂層32を形成する。このアクリル樹脂層32は、ストッパ26やソース電極31s、ドレイン電極31dによる凹凸を埋めて表面を平埋化する。さらに、ソース電極31s上にアクリル樹脂層32を貫通するコンタクトホール33を形成し、このコンタクトホール33部分に、ソース電極31sに接続されるITO等からなる透明電極34を形成する。この透明電極34の形成は、例えば、コンタクトホール33

が形成されたアクリル樹脂層32上にスパッタリングしたITOをパターニングすることで形成される。

【0028】以上の第1乃至第6工程により、図1に示す構造を有するボトムゲート型の薄膜トランジスタが形成される。図6(a)~(d)は、第2の実施形態に係る薄膜トランジスタの製造方法を説明する工程別の断面図である。これらの図においては、図3と同一部分を示している。

#### (a) 第1工程

絶縁性の透明基板41上に、プラズマCVD法により窒 10 化シリコンを500 Å以上の膜厚に積層し、連続して、酸化シリコンを500 Åの膜厚に積層する。これにより、透明基板41からの不純物イオンの析出を阻止する窒化シリコン膜42及び多結晶シリコン膜44の積層を可能にする酸化シリコン膜43が形成される。さらに、同じくプラズマCVD法によりシリコンを400 Åの膜厚に積層し、非晶質のシリコン膜44 'を形成する。そして、430℃程度で1時間以上熱処理してシリコン膜44 '中の水素を膜外へ排出し、水素濃度を1%以下にした後、エキシマレーザーをシリコン膜44 'に照射 20 し、非晶質状態のシリコンが融解するまで加熱する。これにより、シリコンが結晶化し、多結晶シリコン膜44 となる。

#### (b) 第2工程

トランジスタの形成位置に対応して多結晶シリコン膜44を所定の形状にパターニングし、トランジスタ毎に分離する。多結晶シリコン膜44を分離した後、プラズマCVD法により酸化シリコンを1000Åの膜厚に積層し、ゲート絶縁膜となる酸化シリコン膜45を形成する。そして、スパッタ法によりクロムやモリブデン等の金属を1000Åの膜厚に積層して、金属膜54を形成する。この金属膜54を、多結晶シリコン膜45を横切る所定の形状にパターニングし、ゲート電極46を形成する。

#### (c) 第3工程

ゲート電極46をマスクとし、形成すべきトランジスタのタイプに対応するP型あるいはN型のイオンを多結晶シリコン膜44へ注入する。この注入においては、ゲート電極46で被われた領域を除いて多結晶シリコン膜44にP型あるいはN型の導電性を示す領域が形成される。これらの領域が、ソース領域44s及びドレイン領域44dとなる。そして、所定の導電型の不純物イオンが注入された多結晶シリコン膜44にエキシマレーザーを照射し、シリコンが融解しない程度に加熱する。これにより、ソース領域44s及びドレイン領域44d内の不純物イオンが活性化される。

## (d)第4工程

ゲート電極46が形成された酸化シリコン膜45上にプラズマCVD法により酸化シリコンを1000Aの膜厚に積層し、連続して、窒化シリコンを3000Aの膜

厚、酸化シリコンを500Åの膜厚に順次積層する。これにより、酸化シリコン膜47、窒化シリコン膜48及び酸化シリコン膜49の3層からなる層間絶縁膜が形成される。

10

【0029】層間絶縁膜を形成した後、窒素雰囲気中で加熱し、窒化シリコン膜48内に含まれる水素イオンを多結晶シリコン膜44へ導入する。この加熱処理自体は、図5(f)に示すボトムゲート型薄膜トランジスタの製造方法の第6工程における加熱処理と同一である。ところで、多結晶シリコン膜44とゲート電極46との間では、界面を拡散経路として水素イオンが拡散し易いため、多結晶シリコン膜44のゲート電極46に被われた部分では、ゲート電極46側面から水素イオンが回り込んで浸入する。従って、高融点金属で形成されるゲート電極46が、水素イオンを通さないとしても、問題はない。これにより、多結晶シリコン膜44内の結晶欠陥が水素イオンで埋められる。

【0030】多結晶シリコン膜4内に水素イオンを導入した後には、ソース領域44s及びドレイン領域44d に対応して、酸化シリコン膜45及び層間絶縁膜を貫通するコンタクトホール50を形成する。そして、コンタクトホール50部分に、アルミニウム等の金属からなる、続いて、ソース電極51s及びドレイン電極51dを形成する。続いて、ソース電極51s及びドレイン電極51dが形成された層間絶縁膜上にアクリル樹脂溶液を塗布し、焼成してアクリル樹脂層52を形成する。このアクリル樹脂層52は、ゲート電極46やソース電極51s、ドレイン電極51dによる凹凸を埋めて表面を平坦化する。さらに、ソース電極51s上にアクリル樹脂層52を貫通するコンタクトホール53を形成し、このコンタクトホール53部分に、ソース電極51sに接続されるITO等からなる透明電極53を形成する。

【0031】以上の第1乃至第4工程により、図3に示す構造を有するトップゲート型の薄膜トランジスタが形成される。尚、上述の各実施形態において例示した各部の膜厚については、特定の条件における最適値であり、必ずしもこれらの値に限られるものではない。

#### [0032]

【発明の効果】本発明によれば、層間絶縁膜を貫通して 半導体膜に達するコンタクトホールの形状を改善するこ とができる。これにより、電極と半導体膜とのコンタク ト不良の発生を防止できると共に、トランジスタの動作 特性の劣化を防止することができ、結果的に、製造歩留 まりの向上が望める。

#### 【図面の簡単な説明】

【図1】本発明の薄膜トランジスタの第1の実施形態を 示す断面図である。

【図2】本発明の薄膜トランジスタのコンタクトホール の形状を示す断面図である。

【図3】本発明の薄膜トランジスタの第2の実施形態を

•

示す断面図である。

【図4】第1の実施形態に係る製造方法の前半の工程を 示す工程別の断面図である。

【図5】第1の実施形態に係る製造方法の後半の工程を 示す工程別の断面図である。

【図6】第2の実施形態に係る製造方法を示す工程別の 断面図である。

【図7】従来の薄膜トランジスタの構造を示す断面図である。<sup>-</sup>


【図8】従来の薄膜トランジスタのコンタクトホールの 10 形状を示す断面図である。

#### 【符号の説明】


1、21、41 透明基板

2、22、46 ゲート電極


【図1】



【図3】



【図7】



3、8、23、28、42、48窒化シリコン膜4、7、24、27、29、43、47、49酸化シリコン膜

12

5、25、44 多結晶シリコン膜

5 c、25 c、44 c チャネル領域

5 s 、 2 5 s 、 4 4 s ソース領域

5 d、2 5 d、4 4 d ドレイン領域

6、26 ストッパ

9、12、30、33、50、53 コンタクトホール


10s、31s、51s ソース電極

10d、31d、51d ドレイン電極

11、32、52 アクリル樹脂層

12、34、54 透明電極

## 【図2】



[図4]

